PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-228763

(43) Date of publication of application: 22.09.1988

(51)Int.CI.

H01L 29/80 H01L 29/205

(21)Application number: 62-063026

(71)Applicant: FUJITSU LTD

(22)Date of filing:

18.03.1987

(72)Inventor: OHORI TATSUYA


TAKIGAWA MASAHIKO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To improve the performance of a high electron-mobility FET by forming the hetero-junction of an InGaAs layer and an InGaP layer, to which an impurity is doped, and using the InGaAs layer as the channel of interface- quantized carriers.

CONSTITUTION: An AlGaAs buffer layer 2, an InGaAs layer 3, an InGaP electron supply layer 4 and a GaAs layer 5 are shaped onto a semi-insulating GaAs substrate 1. Source-drain electrodes 8 are patterned onto the layer by employing AuGe/Au, etc., and alloy regions 8A are formed in depth reaching the layer 3 through heat treatment. A gate electrode 9 is shaped. onto the layer 5. According to such constitution, the surface concentration of a two-dimensional electron gas is increased by the hetero-junction of the laver 3 and the layer 4. Since the electrode 9 is formed onto the layer 5, the large height of a Schottky barrier is acquired, thus improving performance.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

①特許出願公開

[®] 公 開 特 許 公 報 (A) 昭63 - 228763

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和63年(1988)9月22日

H 01 L 29/80 29/205 H-8122-5F 8526-5F

審査請求 有 発明の数 1 (全5頁)

砂発明の名称 半導体装置

②特 頤 昭62-63026

也

彦

②出 願 昭62(1987)3月18日

砂発 明 者 大 堀 達

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 滝川 正

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

00代 理 人 弁理士 井桁 貞一

明 細 費

1. 発明の名称 半導体装置

2. 特許請求の範囲

1) インジウムガリウム砒素化合物半導体層と不純物をドープしたインジウムガリウム操化合物 半導体層とのヘテロ接合を備えて、該インジウム ガリウム砒素化合物半導体層を界面量子化された キャリアのチャネルとすることを特徴とする半導 体装置。

2) 前記インジウムガリウム砒素化合物半導体層が、何れもガリウム砒素化合物単結晶に格子整合する第3の化合物半導体層と前記インジウムガリウム燐化合物半導体層との間に設けられてなることを特徴とする特許請求の範囲第1項記載の半導体装置。

3) 前記インジウムガリウム砒素化合物半導体 層及び前記インジウムガリウム機化合物半導体層 が、ガリウム砒素化合物半導体基板上に格子定数

3. 発明の詳細な説明

(概要)

この発明は、界面量子化されたキャリアを利用 する半導体装置において、

In *Ga:-*As 半導体層とIn *Ga:-*P 半導体層とでヘテロ接合を形成し、該In *Ga:-*P 半導体層をキャリア供給層、該In *Ga:-*As 半導体層をキャリアのチャネルとすることにより、

キャリア濃度の増大、安定性の向上などを実現 するものである。

(産業上の利用分野)

本発明は半導体装置、特に界面量子化されたキャリアを利用する高電子移動度電界効果トランジ

スク(HENT)等の化合物半導体装置の改善に関する。 例えばHENTでは空間分離ドーピングとヘテロ接合界面による量子化によって電子の移動度を高め

ており、高速デバイスとして強い期待が寄せられ ているが、なお後述の如く改善が要望されている。

〔従来の技術〕

へテロ接合界面によるキャリアの量子化と空間 分離ドーピングにより高いキャリア移動度を実現 している半導体装置の例として、HEMTの一例の模 式断面図及びエネルギーバンド図を第4図(a)、(b) に示す。

その半導体基体は半絶縁性配化ガリウム(GaAs) 基板21上に、パッファ暦とチャネル暦を兼ねるノンドープのi型GaAsチャネル暦23と、これより電子観和力が小さい配化アルミニウムガリウム(Alx Gai-xAs)からなるn型電子供給暦24が積暦され、このAlGaAs電子供給暦24からGaAs暦23へ遷移した電子によってヘテロ接合界面近傍に2次元電子ガス26が形成される。この2次元電子ガス26は不絶

センターから伝導帯に電子が励起され、光照射を 停止してもこの伝導電子がドナー単位に落ちない PPC(persistent photo conductivity)等の現象を 示す。

従って上述の如き GaAs/AlGaAs系HENTでは、ドレイン電流、伝達コングクタンスg。等が制約され、更にこれらの特性及び閾値電圧Vus等に大きい温度依存性が現れて動作の安定性が低下している。

この様な問題点のある GaAs/AlGaAs 系HBMTを改善するために、本出願人は先に特願昭58-195579号により第4図ににエネルギーバンド図を示す下記の構造を提供している。

接発明による半導体装置は、電子供給層24Aを 機化インジウムガリウム(Ine. a Gae. s z R) によっ て形成する。InGaP はDXセンターが形成されない ために、2次元電子ガス26の面濃度 Ns の増大、 動作の不安定性の改善を実現するのみならず、そ の構成元素にアルミニウム(A1)を含まないために、 有機金属熱分解気相成長(M0-CV0) 法などの気相成 物版乱による移動度低下が殆どなく、格子散乱が 波少する例えば77 K程度以下の低温において最も 高い移動度が得られる。

この半導体基体上にソース、ドレイン電極28と ゲート電極29を設け、ゲート電極29によるショットキ空乏層で2次元電子ガス26の面濃度を制御してトランジスク動作が行われる。

このIEMTの電子供給層であるAl x Gai-x As 層 24の Al As と Ga As の混晶比 x は、 2 次元電子ガス 26の移動度 μ n 及び面濃度 N s を比較検討して選択されるが、移動度 μ n は x = 0.2~0.3程度で最大となり、また面濃度 N s からは i 形 Ga As 層 23 との伝導帯のエネルギー準位差を0.24eV程度以上、従って x = 0.30程度以上とすることが望ましい。

しかしながら他方において、AlxGai-xAsの混晶比 x を0.25程度より大きくすればドープしたSi等がDXセンターと呼ばれる深いドナー準位を形成する。このためにドーピング量を増加してもこれに見合って 2 次元電子ガス26の面濃度 N s が増大せず、更に 200 K 程度以下で赤外線が入射すればDX

長プロセス中及び成長後の化学的安定性が向上する効果も得ている。

(発明が解決しようとする問題点)

前記先願発明は上述の如き効果を与えているが、その利点を損なうことなく2次元電子ガスの面温度Ns を更に増加するなどの改善を推進して、高速デバイスとして期待が大きいHEMT等の性能を向上することを目的とする。

(問題点を解決するための手段)

(作用)

本発明に用いるIn*Ga:-*P/In*Ga:-*Asのヘテロ

接合は、例えば前者をGaAsに格子整合する Inc. ee Gao. s z P とし後者を Inc. es Gao. es As とした場合に Δ E c = 0.32 eVとなり、先願発明の Inc. es Gao. s z P/GaAs ヘテロ接合の Δ E c = 0.2 eVより大きい伝導帯エネルギー準位差が得られ、2次元電子ガスの面 温度 N s の増大が達成される。

なお $I_{n \times Ga_1 - \star}$ Asをチャネル圏に用いることは、例えばインジウム機(I_{nP}) 基板上でx = 0.53程度の $I_{n \times Ga_1 - \star}$ Asをチャネル圏とし、 I_{nP} を電子供給圏とする例(例えば特開昭58 - 196057 号、特開昭59 - 5675 号)等で従来知られているが、この様な従来例でも $\Delta B_c = 0.2$ eV程度である。

ただしInxGa1-xAsは、半導体装置の落板として 多く用いられるGaAsに対して格子定数に差があり、 本半導体装置をGaAs 落板を用いて実現するには、 例えばこのInxGa1-xAs半導体層を量子化されたキ +リアのチャネルとして必要な数10cm程度以下の 厚さに止めて格子不整合による転位の発生を防止 するか、或いはGaAs半導体基板上に格子定数差を 級和するバッファ層を介して、InxGa1-xAs半導体

アの高抵抗層であるために前記の問題は生じない。またパッファ層 2 をGaAs或いは Inc. 4 e Gao. 5 x P などとすることも可能であり、この場合にはそのエネルギーバンドが第 1 図 向に破線で例示する形状となる。

この半導体基体上にソース、ドレイン電極 8 を 例えば金ゲルマニウム/金(AuGe/Au)を用いてパク ーニングし、熱処理を行って In *Ga_{1-*}Asチャネル 層 3 に達する深さに合金領域8Aを形成する。

またゲート電極 g をGaAs層 5 上に例えばAlを用いて配設する。この様にゲート電極 g をGaAs層 5 上に設けることにより、Ino. **Gao. szP 電子供給 層 4 上に設けるより大きいショットキバリア高さ 附及びIn×Ga,-×P 半導体層を相互に格子整合させて成長するなどの構造を用いる。

(実施例)

以下本発明を実施例により具体的に説明する。 第1図(a)、(b)は本発明の第1の実施例を示す模 式断面図及びエネルギーバンド図である。

木実施例の半球体基体は半絶縁性GaAs基板 1 上に、AlGaAsバッファ暦 2、InGaAsチャネル暦 3、InGaP 電子供給暦 4、GaAs暦 5 が例えば下記の如くMO-CVO法により形成されている。

不钝物 厚さ 符号 組成 Si-1 × 10 1 ° cm - 3 = 10 nm GaAs : 4 [n xGa_{1-x}P :x=0.48 Si-1×10¹⁸cm⁻³ ≒30nm 下記 3 In×Gaı-×As;×≠下記 ノンドープ ≒ 1 μm ノンドープ 2 AlaGai-xAs:x=F32 本実施例ではパッファ暦 2 を x = 0.2~0.3程度 のAi *Ga,- *As曆としているが、これは例えば10′′ Ωcm程度以上の高い抵抗率を得るためである。な おこのバッファ 層 2 にAlGaAsを用いてもノンドー

が得られる。

第2図は本実施例と前記先願発明の半導体基体について、温度 300 K 及び77 K における 2 次元電子ガス 6 の而濃度 N s 及び移動度 μ n の平均値を示す図であり、NO-CVD法によって成長した各試料の[no..ieGao.szP 電子供給層 4 は不純物濃度 1 × 10' * cm - 3、厚さ37 mm としている。

▲と△で示す本発明の実施例はInxGa,-xAsチャネル層 3 の混晶比×を0.15、厚さを 8.7 mm、■と□で示す実施例はInxGa,-xAsチャネル層 3 の混晶比×を0.15、厚さを17 mmとしている。また先願発明の試料は●と○で示し、▲、■、●は 300 K、△、□、○は77 Kを示す。

本データ例から 2 次元電子ガス 6 の面遷度 N s が本発明により顕著に増大することが明らかであ り、Ino. se Gao. seP 電子供給層 4 の不純物濃度を 本実施例の 1 × 10 ^{se}ca ^{se}より高くすれば、面湿度 Ns を更に増加させることができる。

なお移動度 μn は常温 300 K においては同等と 見做される。低温では従来知られている事実と同

特開昭63-228763(4)

様に面濃度 Ns の増加に伴う移動度 un の減少傾向が見られて、使用目的に即して両者の兼ね合いをIn * Ga | - * As チャネル層 3 の厚さ等により選択することとなる。

また第3図は本発明の第2の実施例を示す模式 断面図である。

本実施例の半導体基体は半絶縁性GaAs基板11上に、超格子構造のバッフェ暦12、バッフェ暦とチャネル暦を兼ねるInGaAs暦13、InGaP 電子供給暦14を例えば下記の如くMO-CVD法により形成し、ソース、ドレイン電極18、ゲート電極19を設けている。

符号 組成 不純物 厚さ 14 In *Ga; - *P; x=0.75 Si-1×10 ** cm ** 30 nm 13 In *Ga; - *As; x=0.30 ノンドープ ≒ 1 μm 12 下記 12a、12b を10~20層交互に積層

. 12b InAs

ノンドープ ≒1.5nm

12a GaAs

ノンドープ = 1.5 nm

本実施例ではIn_xGa_{1-x}Asチャネル層13の混晶比 を例えば x=0.30 とし、In_xGa_{1-x}P 電子供給層14

キャリア濃度の増大などが更に推進され、高速デバイスとして期待されるHENT等に大きい効果が得られる。

4. 図面の簡単な説明

第1図は第1の実施例の模式断面図及びエネル ギーバンド図、

第2図は2次元電子ガスの面濃度と移動度の例 を示す図、

第3図は第2の実施例の模式断面図、

第4図は従来例の模式断面図及びエネルギーパンド図である。

図において、

1、IIは半絶縁性GaAs基板、

2はノンドープのAlGaAsバッファ層、

12はGaAs/InAs超格子構造のパッフェ層、

3、13は1n_{*}Ga_{1-x}Asチャネル層、

4、14はInxGai-xP電子供給層、

5 はノンドープのGaAs間、

6、16は2次元電子ガス、

をこれに格子整合するx=0.75 として、これらの 層とGals 基板11との間の格子不整合を Gals/InAs 超格子構造のバッフェ暦12により観和している。

本実施例も前記第1の実施例と同等以上の2次元電子ガス16の面濃度Ns が得られている。

なお本発明は上述の説明に引例したHEMTにその適用を限られるものではなく、例えば速度変調トランジスタ(Velocity-Modulation Transistor、II. Sakaki: Jpn. J. Appl. Phys. Vol. 21. No. 6, 1982年6月)、又は単母子井戸トランジスタ(Single Quantum Hell Transistor、C. Hamaguchi他: Jpn. J. Appl. Phys. Vol. 23, No. 3, 1984年3月)等の空間分離ドーピングと界面量子化による高移動度のキャリアを利用する半導体装置全般に適用することが可能である。

(発明の効果)

以上説明した如く本発明によれば、ヘテロ接合により界面量子化されたキャリアをチャネルとする半導体装置において、動作の不安定性の排除、


8、18はソース、ドレイン電極、

9、19はゲート電極を示す。


代理人 弁理士 井桁貞一




特開昭63-228763 (5)




第1の実施例の模式断面図 及び Iネルギーパンド 図 第 1 図





第2.0 实施例の模式断面回 第 3 图



2次元電子が入の 面 濃度 と 約 動度 第 2 図







従来例の模式断面図及び エネルギーバンド図 家 4 図